在VHDL 中,用语句( ) 表示 clock 的下降沿。
A、clock'EVENT;
B、clock'EVENTANDclock='1';
C、clock='0';
D、clock'EVENTANDclock='0'。
发布时间:2025-08-19 04:54:05
A、clock'EVENT;
B、clock'EVENTANDclock='1';
C、clock='0';
D、clock'EVENTANDclock='0'。