当输入端S和R为 ，由或非门构成的基本SR锁存器会出现不稳定状态。_
当输入端S和R为 ，由或非门构成的基本SR锁存器会出现不稳定状态。_
发布时间：2025-06-08 17:12:50
请在 下方输入 要搜索的题目：
推荐参考答案 (
由 快搜搜题库 官方老师解答 )
答案：S=1，R=1
相关试题
- 1.当输入端S和R为 ，由或非门构成的基本SR锁存器会出现不稳定状态。_
- 2.由或非门构成的基本SR锁存器的约束条件为（ ）。
- 3.由或非门构成的SR锁存器，假设原输出状态为“0”，若要使输出状态变为“1”，则输入信号应为。 （ ）
- 4.基本RS锁存器仅由与非门或或非门构成，因而属于组合逻辑电路。
- 5.当SR触发器的S端和R端同时为“1”时，输出端Q输出为“1”。（ ）
- 6.指出下图所示电路构成的锁存器为哪种类型的锁存器？
- 7.锁存器和触发器是构成组合逻辑电路的基本逻辑单元。
- 8.锁存器和触发器是构成组合逻辑电路的基本逻辑单元
- 9.[填空题,10分] 寄存器的输出端平时不随输入端的变化而变化，只有在------才将输入端的数据送输出端（打入寄存器），而锁存器的输出端平时总随输入端变化而变化，只有当锁存器信号到达时，才将输出端的状态锁存起来
- 10.对于门控D锁存器，当（ ）时，输出Q 始终等于输入。
