由或非门构成的基本SR锁存器的约束条件为（ ）。
A、SR=1;
B、SR=0;
C、S+R=1;
D、S+R=0
发布时间：2025-06-20 11:23:17
请在 下方输入 要搜索的题目：
推荐参考答案 (
由 快搜搜题库 官方老师解答 )
答案：SR=0
相关试题
- 1.由或非门构成的基本SR锁存器的约束条件为（ ）。
- 2.当输入端S和R为 ，由或非门构成的基本SR锁存器会出现不稳定状态。_
- 3.基本RS锁存器仅由与非门或或非门构成，因而属于组合逻辑电路。
- 4.由或非门构成的SR锁存器，假设原输出状态为“0”，若要使输出状态变为“1”，则输入信号应为。 （ ）
- 5.指出下图所示电路构成的锁存器为哪种类型的锁存器？
- 6.锁存器和触发器是构成组合逻辑电路的基本逻辑单元。
- 7.锁存器和触发器是构成组合逻辑电路的基本逻辑单元
- 8.单片机系统扩展时使用的锁存器，是用于锁存高8位地址
- 9.单片机系统扩展时使用的锁存器，是用于锁存高8位地址。()
- 10.4个（ ）加一个反相器可以构成同步信号（ ）电平有效的同步D锁存器。
